НОВЫЕ АРХИТЕКТУРЫ ДЛЯ ЧИПОВ «ПРОЦЕССОРЫ- В-ПАМЯТИ»: КЛАССИФИКАЦИЯ И РЕАЛИЗАЦИЯ
- Авторы: Лапшинский В.А.1,2
-
Учреждения:
- Российский университет дружбы народов
- Национальный исследовательский ядерный университет «МИФИ»
- Выпуск: № 4 (2016)
- Страницы: 35-40
- Раздел: Статьи
- URL: https://journal-vniispk.ru/2312-8143/article/view/335369
- ID: 335369
Цитировать
Аннотация
Появление чипов типа «процессоры-в-памяти» (ПИМ) систем, ориентированных на данные (Date-Centric systems - DCS), и систем с вычислениями рядом с данными (near-data processing - NDP) настоятельно требует развития методов классификационного анализа архитектуры многоядерных чипов для вычислений рядом с многоуровневой структурой памяти. Чипы (в России в технической литературе обычно используются термины «кристаллы» или«интегральные схемы», ИС) ПИМ рассматриваются как эффективная альтернатива стандартным ИС SRAM/DRAM/Flash-памяти для различных уровней иерархии ЗУ: кеш, оперативной, промежуточной и внешней памяти. В последнее десятилетие были предложены различные способы классификации и методы реализации ПИМ чипов для создания систем типа DSC/ NDP. Эти методы включают классификацию на основе программного интерфейса с вычислениями в памяти, иерархический подход и классификацию параллельных вычислений типа SIMD и др. В статье представлен предварительный обзор различных вариантов классификации архитектур ПИМ чипов и их реализации в виде ИС, в частности в виде базовых кристаллов общего применения и нанохранилищ.
Об авторах
Валерий Алексеевич Лапшинский
Российский университет дружбы народов; Национальный исследовательский ядерный университет «МИФИ»
Email: nano-e@yandex.ru
ул. Миклухо-Маклая, д. 6, Москва, Россия, 117198; Каширское шоссе, 31, Москва, Россия, 115409
Дополнительные файлы

